Аппаратура на 76гГц

[RA3EME Александр]

Итак дошли руки позаниматься с релейкой.
ВЧ блок состоит из зледующих узлов:
RX- Приёмный чип BGT80 (BGT70 в зависимости от терминала А или Б, чипы хоть и имеют в своём составе и приёмник и передатчик, но используется в каждой микросхеме только один тракт ввиду разноса частот релейки при работе) далее сигнал через два управляемых усилителя LMH6882 (включены последывательно) подаётся на основную плату релейки в виде 4 IQ каналов. Приёмник имеет свой синтезатор на ADF4158 и стабилизатор питания LT3024
TX- Передающий чип BGT70 (BGT80 в зависимости от терминала А или Б, чипы хоть и имеют в своём составе и приёмник и передатчик, но используется в каждой микросхеме только один тракт ввиду разноса частот релейки при работе) чип имеет 4 IQ входа с основной платы релейки. Передатчик имеет свой синтезатор ADF4158 и стабилизатор LT3024
Синтезаторы ADF4158 работают совместно с встроенным в  BGT70 BGT80 гуном , ГУН  BGT70 BGT80 работает на половинной частоте 35,5-43гГц , в чипе стоит делитель на 16, соответственно на ADF4158 приходит 2,2-2,7ггц это и есть рабочая частота ADF4158 и соответственно в чип BGT70 BGT80 возвращается напряжение для управления ГУН
Так же на плате стоит АЦП для преобразования аналоговых выходов мониторинга мощности и температуры с BGT70 BGT80 в цифровой поток ADC128S022
Далее на плате стоит кварцевый генератор 40МГц и неизвестная микросхема 39К G4 C9C2 по всей видимости диплексор для кварцевого генератора.
Поскольку все чипы на плате (приёмопередатчики BGT70 BGT80 , операционники LMH6882 и синтезаторы ADF4158 и АЦП ADC128S022) имеют SPI интерфейс все их сигналы управления приходят на загадочную для меня логику LCMX02-1200HC это толи плис какой, короче я тут не понял, похоже эта микросхема что то вроде концентратора или свича для интерфейсов , как она работает я не понял.

[RA3EME Александр]

Вот фото плат

[RM5P]

LCMX02-1200HC это ПЛИС (FPGA) программируемая логика.
Без исходника прошивки восстановить функционал практически не реально.
Придется заменять на что-то свое.

[RA3EME Александр]

Что дальше, дальше планирую посмотреть логическим анализатором данные на SPI шине чипов BGT70 BGT80, если я всё правильно понял, то все чипы по шинам данных не соединины не звездой не в круг, как это позволяет SPI интерфейс, а данные в них загружаются индивидуально в каждый с загадочной микросхемы LMX02-1200HC, соответственно я должен увидеть на входе DAT только данные этого чипа после появления низкого уровня на выводе CS этого чипа. Если удастся чтонть прочитать, то самый простой вариант, это сдуть чип LMX02 и попробовать с внешнего микроконтроллера управлять каждым чипом отдельно или несколькими контроллерами, к примеру для операционников контроллер вобще по сути не нужен, они имеют простой логический вход и даже если его не подключать, то они должны выйти на максимум усилния сами. Более продвинутый вариант, сли найдётся специалист, который разбрётся с эти LMX02 и сделат упраляющую программу для всй платы.
Чипы BGT70 BGT80 имют BGA монтаж и из двух рлеек можно собрать один полноценный трансвертер на 76ггц, либо вобще попробовать сделать внешнюю плату для одного чипа.

[RA3EME Александр]

LCMX02-1200HC это ПЛИС (FPGA) программируемая логика.
Без исходника прошивки восстановить функционал практически не реально.
Придется заменять на что-то свое.

Глеб спасибо! теперь всё понятнее, тогда просто её сдуть и все, а управление сделать на своих контроллерах, можно на 4 какихнть дешёвых маленьких, ведь нужно будит тупо загрузить в каждый синтезатор одну частоту и в каждый чип последовательность, чтобы они на приём и передачу встали. одна беда, чип передачи имеет управляемый по SPI смеситель и его надо будет балансировать, тоесть контроллер , который управляет этим чипом должен иметь простенький дисплей с двумя параметрами (в минимуме)

[RA3EME Александр]

И да, ищу единомышленника для этого пректа (релеек у меня 4шт )

[RM5P]

SPI интерфейс имеет 4 линии clk, mosi, miso и SS вот SS это slave select показывает с каким чипом идет обмен
остальные линии запаралелены у всех микросхем.
Я управляю тремя синтезаторами одной Atiny 13. Тут можно поставить что-то с большим количеством ног.
Вот со смесителем надо будет повозиться.

[RA3EME Александр]

Я прозвонил все эи 4 линии и они не звонятся у разных чипов между собой, от каждого чипа все 4 линии идут на LMX02 и между собой не паралелятся

[RM5P]

Значит есть необходимость разработчикам железки управлять разом несколькими чипами.
Зачем - вопрос на который могут ответить только разработчики.

[RA3EME Александр]

Да, но это упростит мне снифить SPI каждого чипа

[RA3EME Александр]

Пришёл логический анализатор Saleae Logic, он вроде даже SPI поддерживает, завтра попробую подключить

[RA3EME Александр]

Поснифил SPI приёмной микросхемы и ничего не понял, я мог конечно попутать MOSI и MISO но это думаю не столь важно, по идеии и если я правильно истрактовал даташит на чип, то  в режиме RX в чипе должно быть только в первом из пяти слов два бита активны 00000011 остальные должны быть равны 0, но то, что я увидел в приложенном файле. Ничего не понял и сигнал CLOCK какой то странный и он появляется не сразу , когда чип переходит на чтение. в общем я запутался. Файл из  Saleae Logic прилагаю, биты из даташита если я правильно понял тоже

[RA3EME Александр]

Немного разобрался с чтением, как я понял, читать нолики и единицы в байтах нужно наоборот, с конца, тогда что то начинает походить на правду, первая строка 1100 0000 соответствует даташиту , где я разглдел 0000 0011, но а дальше мрак. Ещё из наблюдаемого, почему синхроимпульсов CLK не 8 а больше  за время , когда CS находится в низком уровне, точнее чип читает от контроллера данные? и почему один из них всегда имеет отличную от других длительность? Возможно там не 8бит шина а имеет иное значение? может я что не понял в SPI вобще.

[RA3EME Александр]

Я пока увидел, что слова 14 бит

[RA3EME Александр]

Есть ещё предположение, что последовательно с чипом может стоять ADF4158 его синтезатор, надо будет прозвонить линии MOSI MISO этих чипов, может в этом дело