А для чего сиё устройство предназначается?"Старый конь борозды не испортит....." и лишнего не спросит ;-)))
"Старый конь борозды не испортит....." и лишнего не спросит ;-)))Ну вот, как всегда! Пришёл
Присоединяюсь к вопросу, поскольку указанные, и уже "приевшиеся" глазу частоты 28.8MHz, 25MHz наталкивают на некоторые предположения.
Попутный вопрос. Сишка с другими кварцами отличными от 25/27 будет работать?Si5351A и Si5351В не будут работать, что скорее всего, из-за входных каскадов, рассчитанных под 25 и 27 МГц.
Si5351A и Si5351В не будут работать, что скорее всего, из-за входных каскадов, рассчитанных под 25 и 27 МГц...Работает. Я попробовал с CLKINmin = 10 MHz, a коллеги работает с напр. 39 MHz (SW2017).
if(ref_osc_freq <= 30000000UL) {---------------------
xtal_freq = ref_osc_freq;
reg_val |= SI5351_CLKIN_DIV_1;
}
else if(ref_osc_freq > 30000000UL && ref_osc_freq <= 60000000UL) {
xtal_freq = ref_osc_freq / 2;
reg_val |= SI5351_CLKIN_DIV_2;
}
else if(ref_osc_freq > 60000000UL && ref_osc_freq <= 100000000UL) {
xtal_freq = ref_osc_freq / 4;
reg_val |= SI5351_CLKIN_DIV_4;
}
Отсюда следует, что можно определить нужные значения для регистров и затем однократно прошить их в NVM....У потребителя нет доступа к NVM.
Si5351A и Si5351В не будут работать, что скорее всего, из-за входных каскадов, рассчитанных под 25 и 27 МГцРаботает. Я попробовал с CLKINmin = 10 MHz, a коллега работает напр. с 39 MHz (SW2017).
Из AN619: Register 15. PLL Input Source, ClKIN Input Divider: Valid PLL input range is 10-40 MHz. If CLKIN is > 40 MHz, CLKIN input divider, CLKIN_DIV, must be used to bring the PLL input within the 10-40 MHz range.
Т.е. если частота более чем 40 MHz, то необходимо включить внутр. делитель CLKIN_DIV. В популярных библиотек (Etherkit, NT7S) это сделано и легко управляемо.
Вполне нормально, вход по Xa (Si5351A/B/C-B, стр. 21)
Вы, вероятно, правы. Я пробовал 10 MHz до 30 MHz