Радиолюбительский УКВ ГСС

[GM]

1) N-делитель ограничений по частоте не имеет, верно. Однако два нижних диапазона работать не будут, поскольку значение N-делителя лежит от 23 до 65535. Например, после деления верхней частоты первого диапазона 137 МГц на 23 будет 6 МГц и тактовая частота DDS после триггера будет 3 МГц. Значит максимальная частота, выдаваемая DDS, частота Найквиста, составит 1.5 МГц. Как её сравнить с 2.5 МГц на ФЧД? Также и со вторым диапазоном.

2) В вашей схеме на один вход ФЧД через НЧ-фильтр подаётся синус, а на второй вход - меандр. Как-то не кошерно получается.

[khach]

Однако два нижних диапазона работать не будут,

Это почему же? По блок схеме можно подключать N делитель как прямо к выходу VCO так и после выходных делителей. Как схему настроить так и будет.

2) В вашей схеме на один вход ФЧД через НЧ-фильтр подаётся синус, а на второй вход - меандр. Как-то не кошерно получается.

Я же не схему рисовал, а блок-схему. Что в качестве ФЧД применять  еще совсем не ясно. После формирующего фильтра ДДС можно триггер шмидта поставить или компаратор, но обычно хватало одного каскада усиления на транзисторе. Все схемы ФЧД на дискретных Д-триггерах что мне попадались были 5-волтьтовые, я же планирую применять 3-вольтовую логику чтобы не усложнять питание.  Может получится без усилителя обойтись. А вот без фильтра после ДДС не получится-  там ступенчатое напряжение, ФЧД на него реагирует очень странно, проверено.
По этой схеме синтезатор Р2-137 устроен, но нам ДДС 9851 делит выход прескалера ЖИГ генератора и сравнивает с опорой 16 МГц. Так после ДДС там триггер шмидта стоит на AD8561 операционнике. Но там ФЧД на  74hct9046, а я их не люблю почему то да и достаь сложно.

[GM]

Однако два нижних диапазона работать не будут

Это почему же? По блок-схеме можно подключать N делитель как прямо к выходу VCO так и после выходных делителей. Как схему настроить так и будет

Потому что для первого диапазона тактовая частота на входе DDC будет 3 МГц или ниже, и вы при всём желании не сможете получить на выходе DDC более 1.5 МГц даже теоретически, как схему ни настраивай. Ну получите вы 1 МГц, с чем сравнивать будете, с 2.5 МГц?

Добавил. А, я понял, вы будете сравнивать 4400, а выводить 137? Ну, что реально круто! Как это повлияет на параметры сигнала? Задержки там, фазовые шумы, горбы...

[GM]

Коллеги, учитывая пожелания трудящихся :-), привожу схему включения опорного генератора 10 МГц к синтезатору ADF4351/4350 (приложение 1).

На входе REFIN стоит удвоитель, так что мы получаем 20 МГц практически задаром, не надо ставить внешний удвоитель.

Далее 20 МГц делятся на 5, чтобы получить частоту сравнения 4 МГц, которая позволяет получить любую частоту на выходе синтезатора с шагом 1 кГц.

Если модифицировать схему с добавлением DDS AD9832 (приложение 2), то можно получить шаг перестройки частоты 10 Гц.

[GM]

Базовая схема ГСС УКВ (приложение 1). Всего используется 13 ножек МК, вполне может справиться ATtiny2313. Обратите внимание на добавленный сдвиговый регистр с 8-ю выводами, с помощью которых можно управлять фильтрами или питанием усилителей (как в случае RZ4HD).

Всё оперативное управление ГСС состоит из энкодера и двух переключателей: шаг и аттенюатор. Если не включен ни шаг, ни аттенюатор, то энкодером изменяется частота в соответствии с шагом.

Аттенюатор позволяет изменять мощность от 0 до 31.5 дБ с шагом 0.5 дБ. Если добавить возможность изменения мощности от -4 дБм до 5 дБм самим синтезатором, то итоговый диапазон регулировки составит 40.5 дБ. Полоса аттенюатора HMC542D 0.1-4 ГГц.

Второй вариант ГСС УКВ (см. фрагмент в приложение 2) проигрывает первому из-за относительной узкополосности квадратного моста.

Примерный вид семисегментного дисплея в разных режимах показан в приложении 3.

[khach]

Добавил. А, я понял, вы будете сравнивать 4400, а выводить 137? Ну, что реально круто!

Опять что то не то Вы поняли. Выводить  на штатные выходы 4350 я буду частоты от 4400 до 135 МГц. При этом предполагаю 4400-2200 выводить через одну пару выводов, пусть это будет OutA, а остальные поддиапазоны 2200-1100 и ниже- через вторую пару OutB. Это позволит поставить коммутируемый гармониковый фильтр на дешевых переключателях от антенн WiFi роутеров или PIN диодов DISEQ переключателей на OutB  а потом сложить фильтрованный выход нижних диапазонов с диапазоном 4.4-2.2 ГГц на диплексоре.  Я к сожалению нахлебался с гармоникаим 4350 в китайских синтезаторах и поэтому хочу их отфильтровать, иначе это будет не ГСС а непонятно что.
Продолжим про синтезатор. Для ДДC сигнал выводится через выход MuxOut. На вход делителя N поступает частота 4400-2200 МГц внутри микросхемы. Делитель делит ее на 88 на верхней границе диапазона перстрокий, получаем 50 МГц на выходе MuxOut,  внешнирй триггер делит ее на 2 и получаем меандр 25 МГц на входе 9833 - мы в спецификации. При работе VCO на более низких частотах умеьбшаем коэффициент деления делителя N вплоть до 44 на пределе 2200 МГц. Все в спецификациях - делитель N должен быть больше 23. Границы поддиапазонов переключения делителя N можно выбирать весьма произвольно, т.к ДДС позволяет их немного сдвинуть в любую сторону. Тут решать надо будет по результатам испытаний по пораженным точкам.
Не рекомендую управлять 4350 по входу Fref от DDS - постоянные проблемы из за спуров ддс будут. Или хотя бы зафильтровать выход ДДС целочисленной петелей ФАПЧ с умножением на 2 или на 4 для очистки спектр от спуров. Все таки на выходе дешевых ДДС всего 10 битный преобразователь, а это говорит об очень плохом уровне шумов если сигнал использовать в качестве опоры.

[GM]

Это позволит поставить коммутируемый гармониковый фильтр на дешевых переключателях от антенн WiFi роутеров или PIN диодов DISEQ переключателей на OutB  а потом сложить фильтрованный выход нижних диапазонов с диапазоном 2.2-4.4 ГГц на диплексоре

На блок-схему можно посмотреть? И что за переключатели?

Не рекомендую управлять 4350 по входу Fref от DDS - постоянные проблемы из за спуров ддс будут. Или хотя бы зафильтровать выход ДДС целочисленной петлей ФАПЧ с умножением на 2 или на 4 для очистки спектра от спуров. Все таки на выходе дешевых ДДС всего 10-битный преобразователь, а это говорит об очень плохом уровне шумов если сигнал использовать в качестве опоры

То есть у вас выход DDS фильтруется НЧ-фильтром с полосой 0-25 МГц, и спуры вашего DDS вам нисколько не мешают, а вот у меня выход DDS фильтруется узкополосным полосовым фильтром 4 МГц ± 1 кГц - мои спуры будут мне мешать? Где логика?

Вот, для примера, спектр сигнала 500 кГц от программного DDS на микроконтроллере ATtiny2313 с частотой выборки 8 МГц. Спектр измерен прямо на выходе цапа, безо всяких фильтров. В полосе ± 25 кГц спуров нет.

[khach]

На блок-схему можно посмотреть? И что за переключатели?

Блок-схема стандартная для switched filter bank.  Вот как пример для МАХ 2871.
Но есть две проблемы- свичи SP4T на полосу 4-6 ггц достаточно дороги и труднодостваемы. В отличии от свичей на 2 ГГц. И полосовые  фильтры или ФНЧ на 4-6 ггц это микрополоски,  которые не всем доступны, а фильтры на 1 ГГц мотаются на хвостовике тонкого сверла и настраиваются тем же синтезатором с диодным детектором. Поскольку в основном доступны свичи SP2T то фильтр видится в виде трех секций последовательно по две переключаемые ветви. Т.е первая ветвь 1100-2200 и 550-1100, вторая 275-550 и байпасс ( просто линия). Третья секция 135-275 и байпасс. Если применить PiN диоды то можно все секции фильтра поставить параллельно. Развязка около 30-40 дб, на столько же и гармоники подавятся. Потери пару дб макс. После этого диплексор который подает диапазон 4400-2200 со второго входа адф. в простейшем случае то просто конденсатор на десятки пф, но может быть и связанная линия.

То есть у вас выход DDS фильтруется НЧ-фильтром с полосой 0-25 МГц, и спуры вашего DDS вам нисколько не мешают, а вот у меня выход DDS фильтруется узкополосным полосовым фильтром 4 МГц ± 1 кГц - мои спуры будут мне мешать? Где логика?

Различе в том, что в моей блок-схеме и шумный VCO и шумный ДДС сидят в одном плече фазового детектора и сравниваются и чистым сигналом опоры ( если SI5351 ее не загадит но это еще буду проверять). И петля фапч чистит  весь спектр. А в Вашем случае грязный ДДС сидит во втором плече ФЧД и сравнивается грязный сигнал VCO c грязным сигналом опорной частоты. Если же без ДДС в опорном плече не обойтись, то там зачищающую дополнительную фапч делают как можно более узкополосной - десятки кГц и менее. Найти такой кварцевый фильтр да еще и перестраиваемый ( следящий за частотой ДДС) будет очень сложно.
Зы. Чтобы предметно говорить о картинках спектра надо бы иметь динамику прибора под 80-100 дб, иначе все эти особенности не видны. Хотя бы так.
Зы2 http://microwave-jh.com/single_source.html с многим не согласен но глянуть стоит. и там по соседству двойные источники на той же MAX2871.

[GM]

Поскольку в основном доступны свичи SP2T, то фильтр видится в виде трех секций последовательно по две переключаемые ветви. Т.е. первая ветвь 1100-2200 и 550-1100, вторая 275-550 и байпасс ( просто линия). Третья секция 135-275 и байпасс

Чёт вы там совсем запроектировались :-). Вторая 275-550 и третья секция 135-275 не пройдут через первую секцию, что через фильтр 1100-2200, что через фильтр 550-1100. Эти фильтры не пропустят частоты 135-275-550.

Или вы планируете пропускать конкретно 550 МГц с затуханием 3 дБ :-)?

Кроме того, 2-я, 3-я и 4-я гармоники частоты 550+ пройдут через параллельный фильтр 1100-2200, зачем нам такие шутки?

То есть у вас выход DDS фильтруется НЧ-фильтром с полосой 0-25 МГц, и спуры вашего DDS вам нисколько не мешают, а вот у меня выход DDS фильтруется узкополосным полосовым фильтром 4 МГц ± 1 кГц - мои спуры будут мне мешать? Где логика?

Различие в том, что в моей блок-схеме и шумный VCO и шумный ДДС сидят в одном плече фазового детектора и сравниваются с чистым сигналом опоры (если SI5351 ее не загадит но это еще буду проверять). И петля фапч чистит  весь спектр. А в Вашем случае грязный ДДС сидит во втором плече ФЧД и сравнивается грязный сигнал VCO c грязным сигналом опорной частоты. Если же без ДДС в опорном плече не обойтись, то там зачищающую дополнительную фапч делают как можно более узкополосной - десятки кГц и менее. Найти такой кварцевый фильтр да еще и перестраиваемый (следящий за частотой ДДС) будет очень сложно

Ну я же сказал, "у меня выход DDS фильтруется узкополосным полосовым фильтром 4 МГц ± 1 кГц". Откуда возьмутся спуры?

Вот у вас-то сигнал DDS со всеми мыслимыми спурами проходит через НЧ-фильтр 0-25 МГц и поступает на ФЧД, а у меня, еще раз подчеркну, чистенький сигнал.

Затем, зачем мне перестраивать кварцевый фильтр? ADF4351 позволяет перестроить fOUT с шагом 1 кГц штатными средствами. А чтобы перестроить выходную частоту в пределах 1 кГц, мне достаточно опорную частоту fREF перестроить в пределах 40 Гц, правда, с минимальным дискретом. В моём случае дискрет =10000000 Гц/2^32=0.0023283 Гц, что обеспечивает шаг перестройки fOUT с дискретом 10 Гц. Ошибка установки частоты fOUT - не более 1.5 Гц, что сопоставимо с кратковременной стабильностью ОГ.

А узкополосный фильтр легко делается на двух кварцах 10 МГц.

[khach]

Чёт вы там совсем запроектировались :-).

Сорри, пятница вечер, смотрел на схему фирменного генератора с делителем между каскадами фильтра и механически скопировал, забыв что у нас внутренний делитель.

Ну я же сказал, "у меня выход DDS фильтруется узкополосным полосовым фильтром 4 МГц ± 1 кГц". Откуда возьмутся спуры?

Т.е частота фильтра ака опорная частота синтезатора 4 МГц а полоса 1 кГц? Ну тогда да, спуров будет мало, но это все равно не отменяет шумовой уровень 10 битного ЦАПа ДДС.  Вот гляньте на 9 картинку https://www.analog.com/en/analog-dialogue/articles/all-about-direct-digital-synthesis.html Хотя там спектр AD9834 который немного по-лучше чем 9833 или 9832. И это все добро будет умножаться в петле на 20 логарифмов соотношения частот опоры и синтезатора. Если уж так хочется управлять опорной частотой, я бы  в этом случае применил VCXO управляемый от того же ДДС. В этом случае хоть бы спуров не было. Ну и проблема поддиапазонов adf 4351 - когда изменение опоры выведет VCO из диапазона вниз по напряжению управления, то lock detect  не пропадет, а спектр испортится до безобразия. Надо как то контролировать напряжение управления в петле для перекалибровки поддиапазона.

[khach]

Извиняюсь за двойной ответ, нашел старую но очень в тему аппликуху аналогдевайса.
https://www.analog.com/media/en/training-seminars/design-handbooks/Technical-Tutorial-DDS/Section8.pdf
Figure 8-1. DDS Combined with PLL как раз в тему подстройки опорной частоты если брать выход непосредственно с VCXO.
А Figure 8-4 и далее до Figure 8-7 как раз показывают что бывает если голый ДДС использовать в качестве опоры ФАПЧ.
К сожалению сейчас ситуация только ухудшилась, т.к 14 битные ДДС стоят очень дорого и их перестали рассылать в  виде бесплатных образцов.
ЗЫ. Самый правильный синтез конечно же на Figure 8-3. DDS as Local Oscillator in Mixer/PLL at UHF or Microwave Output Frequencies - с оффстным смесителем. Но в реале такая схема получается слишком сложная.

[GM]

Чёт вы там совсем запроектировались :-).

Сорри, пятница вечер, смотрел на схему фирменного генератора с делителем между каскадами фильтра и механически скопировал, забыв что у нас внутренний делитель

Вы говорите "фильтр видится в виде трех секций последовательно по две переключаемые ветви. Т.е. первая ветвь 1100-2200 и 550-1100, вторая 275-550 и байпасс ( просто линия). Третья секция 135-275 и байпасс"

Вам отвечают "
1) Вторая 275-550 и третья секция 135-275 не пройдут через первую секцию, что через фильтр 1100-2200, что через фильтр 550-1100. Эти фильтры не пропустят частоты 135-275-550.
2) Кроме того, 2-я, 3-я и 4-я гармоники частоты 550+ пройдут через параллельный фильтр 1100-2200, зачем нам такие шутки?"

При чём здесь делитель? Хоть внутренний, хоть внешний.

[khach]

Сказал же уже- ошибся. Смотрел на схемы типа как во вложении с байпасом секций на диодах. И с удвоителем на диодах как на второй схеме- так и просится на парафазный выход ADF. Но в этих схемах фильтры не октавные, а субоктавные, чтобы гармоник еще сильнее задавить. В нашем случае это наверено излишне.
Зы. Если есть время  - вот на этом видео хорошо показан фильтрбанк на диодах переключаемых. И размещение, и экранировка. Часть секций на дискретных элементах, часть полосковые.
https://www.youtube.com/watch?v=RSCGAY5z_44&
Ps2. а может и не ошибся- фильтры то не полосовые, а ФНЧ. Так что через фильтры высших диапазонов  сигнал нижних пройдет без проблем.

[GM]

Ну я же сказал, "у меня выход DDS фильтруется узкополосным полосовым фильтром 4 МГц ± 1 кГц". Откуда возьмутся спуры?

Т.е частота фильтра ака опорная частота синтезатора 4 МГц а полоса 1 кГц? Ну тогда да, спуров будет мало, но это все равно не отменяет шумовой уровень 10 битного ЦАПа ДДС

Ну слушайте, цифровые шумы DDS, по теории uLSB/sqrt(12), размазаны по полосе 10 МГц. Пересчитываем долю шумов в полосе 1 кГц: 20*lg(10^7/2*10^3) = 74 дБ выигрыш. Да ещё уровень шума вблизи выходной частоты не более -90 дБ. В итоге получаем - 164 дБн в полосе 2 кГц. Вы только в ОГ элитного класса сможете получить такой уровень.

[khach]

Ну слушайте, цифровые шумы DDS, по теории uLSB/sqrt(12), размазаны по полосе 10 МГц.

Вот в том, что размазаны, я не уверен. Скорее наоборот, энергия концентрирована в спурах. Хотя была одна идея как с такими спурами бороться - дробный делитель на ДДС.  Берется ДДС с возможностью переключать FTW регистры внешним сигналом. Записывается в два FTW две близких частоты. После формирующего ФНЧ на выходе ДДС стоит компаратор, с которого цифровой сигнал идет на дельта-сигма модулятор как в обычной дробной фапч. Выход модулятора через аппаратный вход переключает FTW регистры. Такой режим возможен для 9832 и 9834 ДДС. Поскольку частоты относительно небольшие, то дельта-сигма модулятор можно организовать программно на таймерах внутри управляющего контроллера. Не знаю, справится ли атмега, но STM32 успевает.  Спуры размазывает по спектру, шаг перестройки вообще можно получить миллигерцовый.
Не уверен, что такие сложности нужны для любительского ГСС.