Цифровой трансивер для ПЧ под УКВ и СВЧ

[UA3ATQ]

Порылся, поискал что есть шустрого среди 3.3-в CMOS логики. 74ALVC74 по даташиту заявлено при питании 3.0 - 3.6 В   300 MHz min, 425 MHz Typ.

AD4350, выход 261.12 МГц (с осторожностью, чтобы джиттера не добавить) на этот сдвоенный триггер, и имеем поделенные частоты для трансвертера и ЦАП с инверсными сигналами, если понадобятся. Есть у кого то опыт, как 74ALVC по "шумности" сама по себе? Не обгадит характеристики синтезатора?

[UA3YCV]

, как 74ALVC по "шумности" сама по себе?

да вроде как не плохо

Не обгадит характеристики синтезатора?

приборы покажут-а вообще её часто используют.

[RX3DR Александр]

поэтому и нужно знать усиление верхних блоков, их NF, ну или просто указать - сколько нужно, но и тут тоже я предвижу расхождения...

Сергей ,спасибо за ответ. У моих трансвертеров NF 0.7-0.8db усиление G-25db. Но чтобы и дальше не гробить NF и ДД , народ старается и тут применить аппараты с хорошими характеристиками. Иначе зачем все эти свистопляски с трансвертерами. Усиление УВЧ не сложно прибрать с помощью АТТ и привести к нужному значению. Я делаю его таким , чтобы он прокачал потери в моем кабеле и немного осталось для усиления (примерно 3-4дб). А повторюсь концепция сделать СДР ПЧ и чтобы оно стояло прямо за параболой есть хорошая идея.

[RX3DR Александр]

А делить нормальными НМС разве нельзя?

[Sergi]

Посмотрел даташит si5351 - слишком большой джиттер, не имеет смысла, внутри FPGA целых 2 PLL с примерно такими же шумовыми параметрами, можно сразу и использовать, хуже уже не будет )

si5351a стоят в многих доступных сейчас 12бит сдр приемниках и вполне пригодны там.
Если FPGA позволит экономить сишку - это только плюс. На самом деле, вопрос тактирования всех частот с одного источника актуален в выносном блоке, если это не на столе в помещении будет работать.

По поводу неудачной зеркалки на прием 144 - может и не так критично, если комплект под СВЧ ПЧ готовить только, но вроде как вполне и двоечный аппарат получается.
Т.е. могут быть варианты, кому 144 только под ПЧ СВЧ - вполне сойдет и та популярная опора на 122.8, а если и двойку для эфира использовать - то лучше 130 или в районе того.

P.S. Еще в копилку информации ссылка на мини-трансвертер от w1ghz, как говорится, чтобы не изобретать то, что уже изобрели:
http://www.w1ghz.org/small_proj/Miniverter_F.zip(архив 16мб!)

[EU1SW]

si5351a стоят в многих доступных сейчас 12бит сдр приемниках и вполне пригодны там.

Тут вопрос исключительно веры, потому как пока я не перешел к инструментальным измерениям, то я тоже думал что все идет по плану ) Володя не даст соврать )))
Поэтому если кто то куда то что то тулит, то это вовсе не значит, что нужно делать так же.
Я вижу у себя на столе и на экране, что значит высокий джиттер в тактировании АЦП.
И считаю должным сделать хорошо ) А то ж ведь потом сами бочку покатите, что аппарат гомно, когда в такт с ключеванием соседа у Вас полка шумовая начнет на 20 дБ скакать )

[EU1SW]

В случае же максимальной простоты исполнения, то FPGA PLL формально вполне может обеспечить все нужные частоты, для работы трансивера, вплоть до опорных частот для трансвертеров 144 и 430
Но оно реально шумноватое, как минимум 10 дБ от динамики 12 битного АЦП сверху будет убито.

[EU1SW]

У моих трансвертеров NF 0.7-0.8db усиление G-25db. Но чтобы и дальше не гробить NF и ДД

Мы об этом и говорим, что бы я не выкруживал не нужные параметры, что бы потом валить аттенюаторами, потому как с одной стороны NF, а другой ДД
Мне Ваши цифры очень помогут, спасибо

[UF3K Владимир]

Я немного прошедшей зимой возился с si5351a. Идея была применить как простой синтезатор для аналогового SDR (с не топовыми параметрами) КВ-диапазона с делением частоты на 4. Вполне себе пригодно.
Вот в качестве LO трансвертера 144 МГц точно не стал бы использовать. Сейчас уже не помню точных цифр, но шумовые параметры на 120-130 МГц совсем не порадовали.

[UA3ATQ]

В случае же максимальной простоты исполнения, то FPGA PLL формально вполне может обеспечить все нужные частоты, для работы трансивера

50 MHz для PHY с ПЛИСки получим? Очень уж охота отказаться от кварца лишнего.

[UA3ATQ]

надо обговорить и зафиксировать аппаратную часть
AD9226?

Судя по тому, что китаец сегодня выложил трекинг - что то он отправил. Так что вероятность что 9226 можно считать доступными сильно возросла.

Думаю что 22К FPGA сразу, чтобы не тискаться - если брать на Али то разница всего  долларa в 4 ( или 10 долларов разница если брать в DigiKey).

Вопрос - будем закладывать на плату второй ADC (чтобы собирать под лунные дела с 2 каналами приема по желанию)? У 22К Альтеры на вспомогательные всякие сигналы хватит ног оставшихся? Хотелось бы все же управление сделать по максимуму возможному, в идеале чтобы кроме витой пары и питания ничего не требовалось для выноса (а совсем идеально - еще бы и повороткой управлять по тому же Ethernet).

По поводу опоры на борту - думаю про этот TCXO (с делением на 2) :

http://www.ebay.com/itm/RALTRON-RTX0230LC-20-000MHz-TCXO-Oscillator-NEW-25-PKG/201329979883

Плюс вход для внешних 10 МГц.

[EU1SW]

так не получится, PLL ПЛИС имеет ограничения по коэффициентам, поэтому на нее надо будет ставить 48 МГц,
что бы получить сетку 61.44, 122.88
ну блин, шумная она даже для 12 бит )

[US4ICI]

https://habrahabr.ru/post/204310/ - доходчиво пояснено как работает DDC (Digital Down Conversion).
Только теперь мне дошло что из всей полосы оцифровки ADC выбираем нужную частоту и полосу обзора
посредством PLL, и цифрового смесителя. Шумовые характеристики PLL ПЛИС от чего зависят кроме СПМШ тактового генератора?
    Призадумался зачем нам оцифровывать 35 МГц если достаточно полосы обзора в 48 кГц или чуть более.
Хотелось бы в теме больше ликбеза от продвинутых. Оптимальная структура SDR для УКВ??

[UA3ATQ]

так не получится, PLL ПЛИС имеет ограничения по коэффициентам, поэтому на нее надо будет ставить 48 МГц,

Стоп... Так мы же вроде тактируем ПЛИС с той же частоты, что идет на АЦП? Про 10 МГц я как про опору для ADF говорил. И вопрос задавал - не страшно ли для ПЛИС стоять под питанием без тактировки.

[EU1SW]

Если синтез для ПЛИС и АЦП внешний, то ответ отрицательный, не получится сделать от этого клока еще и 50 МГц для PHY
100% сказать не могу, но такие случаи были, если клока нет вначале, то она просто не прогрузится, а насчет пропадания клока в процессе работы могу натурный эксперимент провести, но тоже почти на 99% могу сказать что ничего не произойдет, будет просто стоять, не калиться